钨和铜是目前先进制程所采用的重要金属材料,然而钨和铜与绝缘层附着力差,因此都需要线性层(Liner Layer)增加金属与绝缘层间的附着力。
此外,为了避免阻止钨及铜原子扩散至绝缘层而影响芯片电性,必须有阻挡层存在。
如下图所示,随着制程微缩至20nm以下,以钨 contact制程为例,20nm的Contact CD中,Barrier就占了8nm,Contact中实际金属层为12nm (金属填充8nm+ 晶核形成 4nm),Contact直径为10nm时,实际金属层仅剩2nm,以此估算Contact直径为8nm时将没有金属层的容纳空间,此时线性层及阻挡层的厚度成了制程微缩瓶颈。
注:金属导线及晶体管间的连接通道称为Contact,由于Contact实际形状是非常贴近圆柱体的圆锥体。因此Contact CD一般指的是Contact直径
▲W Contact的金属填充情形
然而同样10nm的Contact直径若采用钴(如下图),其Barrier仅4nm,而实际金属层则有6nm,相较于采用钨更有潜力在7nm以下制程持续发展。
▲CO Contact的金属填充情形
目前中国半导体设备以蚀刻、薄膜及CMP的发展脚步最快,此部分将以打入主流厂商产线、取得认证并藉此建立量产数据为目标,朝向打入先进制程的前段晶体管制程之远期目标是相当明确。
然而相较于国际主流半导体设备厂商的技术水平,中国半导体设备厂商仍是追随者角色,因此钴取代钨和铜的趋势确立,将影响中国半导体设备厂商尤其是蚀刻、薄膜及CMP的研究发展方向。